李政新 wrote:
>>小弟的構想是在 DAC 裡也放 CPU 和 RAM(或類似的架構),...(恕刪)
其實早就已經有了,如著名的 CHORD DAC64系列,裡面就有放了Ram buffer (0sec / 1sec / 3sec),用以降低前端SPDIF訊號帶來的jitter。(某些高階機種還有DSP + Ram Buffer,就等同於有CPU跟Ram了)
而現在主流的Async DAC,全部都有類似的架構,原理就是將SPDIF轉換後的I2S訊號先存入buffer中,再依照更高精度的clock將資料丟給DAC去做數類轉換的動作。而一些超高精準度clock source,基本上也是提供buffer後的參考時脈。(SPDIF是用傳遞的速度來傳遞訊源的clock,I2S則是將資料與clock分開傳遞)
而upsampling的晶片因為運作方式的關係,所以基本上也會內建一個Ram Buffer,所以大多數有昇頻功能的DAC,也都會是Async的DAC。
當然,如同之前說的,如果在buffer後給的clock精度很爛的話,那還不如不要....
